arXiv · cs.AI· Shu Gu, Matthew Youngman, Yuqin Zhao, Cristian Sestito, Ali Siddique, Ramesh Krishnamurthy, Danial Chitnis, Themis Prodromakis·· 8 小时前
LATCH：用于布线后 FPGA 时序收敛优化的 LLM 辅助框架
LATCH: LLM-Assisted Timing Closure Harness for Post-Route FPGA Optimisation
arXiv:2610.16625v1阅读论文 PDF ↗
仅依据论文摘要整理；未读取全文，实验条件、证明与基准细节请核对原文。
作者：Shu Gu, Matthew Youngman, Yuqin Zhao, Cristian Sestito, Ali Siddique, Ramesh Krishnamurthy, Danial Chitnis, Themis Prodromakis
研究任务与主要进展
LATCH是一种两层LLM辅助 FPGA 时序收敛框架，将大语言模型编排与确定性的FPGA实现和评估分离。研究比较了16个设计和7个LLM下单次尝试的三种控制方式：专家配方、直接EDA操作和LLM构建流程，功能通过率分别为98.2%、71.4%和17.9%，通过时的Fmax中位增益分别为3.2%和3.4%（配方与直接操作）。
阶段、条件与复现 · 深读核对
- 新能力对应什么具体任务与最小输入输出？
- 代码、模型、数据、许可与可用入口是否明确？
- 效果、总成本、失效条件与实际工作流如何验证？
这些是阅读核对问题；材料未说明的条件保留未知。请结合上方论文版本、资料范围与原文核验。
来源：arXiv · cs.AI · arxiv.org