Classiq Blog·· 9 天前精选
Classiq 在 SDK 中推出 Fault Tolerance Engine 容错引擎
Introducing Classiq’s Fault Tolerance Engine
研究任务与主要进展
Classiq 在 SDK 中推出 Fault Tolerance Engine，将高阶代码生成的逻辑线路映射到三维表面码晶格，并估计不同码距下的总逻辑错误。它通过晶格手术和魔态培育生成拓扑程序；Classiq称，在约219个逻辑比特、250万至260万逻辑门、约125万至130万条路由CX交互的张量超收缩工作负载上，路由耗时约一小时。
阶段、条件与复现 · 深读核对
- 理论、模拟、逻辑存储实验还是逻辑门演示？
- 码距、轮次、逻辑误差口径与后选择条件是什么？
- 译码延迟、资源开销与容错扩展路径是否给出？
这些是阅读核对问题；材料未说明的条件保留未知。请阅读原文核验。
本站判断
Classiq将面向表面码的逻辑线路路由、魔态调度与逻辑错误估计整合进SDK，研究增量在于把高阶量子模型连接到可执行的三维拓扑程序，并分析码距、逻辑错误与物理比特开销的权衡。文中应用级路由结果和开源方案比较具有参考价值，但编译模型、工作负载与资源假设不同，且主要证据来自厂商自述和基准结果，实际适用性仍取决于噪声模型与独立验证。本站设想：可在统一编译模型、工作负载和资源假设下复现实验，并比较各方案的逻辑错误与端到端物理比特开销。
来源：Classiq Blog · classiq.io