拼接表面码容错存储架构：GHZ走廊拼接与105比特实验

1. 12:00
   arXiv · quant-ph

   四个距离为t的旋转表面码通过GHZ走廊拼接并实现105量子比特实验验证

   Shalby等人提出一种将四个距离为t的旋转表面码通过GHZ走廊拼接、并用[[4,2,2]]外码编码两个逻辑量子比特的容错量子存储架构；外码稳定子通过分布式GHZ辅助量子比特原位测量，无需晶格手术或长程门。基于论文摘要，电路级模拟显示逻辑错误率按p^t缩放，并在105量子比特Willow超导处理器上进行了XX和ZZ存储基实验，距离从d=4增至d=6时块逻辑错误率降低1.52倍。

趋势仅比较持续完整观测到的相同主体，范围可能小于当前热度统计。移动指针或点击图表查看每小时热度；键盘可用左右方向键切换。