arXiv · quant-ph· Hyeongjun Jeon, Jeonghoon Lee, Taehyun Kim·· 23 小时前
研究提出自动重写方法降低容错电路资源与逻辑错误率
Automated reduction of fault-tolerant circuits
arXiv:2610.09749v1阅读论文 PDF ↗
仅依据论文摘要整理；未读取全文，实验条件、证明与基准细节请核对原文。
作者：Hyeongjun Jeon, Jeonghoon Lee, Taehyun Kim
首次提交：2026-10-07 17:38
研究任务与主要进展
Jeon、Lee 和 Kim 提出通过故障等价重写自动优化容错电路的方法，在保持输入电路容错性质的同时寻找更低资源或更高逻辑性能的候选电路。针对[[7,1,3]]码的Shor式综合征提取，摘要报告一轮辅助比特制备从30降至18、CNOT门从54降至42；在物理双比特错误率p=10^-3时，逻辑错误率约降低21%。
阶段、条件与复现 · 深读核对
- 理论、模拟、逻辑存储实验还是逻辑门演示？
- 码距、轮次、逻辑误差口径与后选择条件是什么？
- 译码延迟、资源开销与容错扩展路径是否给出？
这些是阅读核对问题；材料未说明的条件保留未知。请结合上方论文版本、资料范围与原文核验。
来源：arXiv · quant-ph · arxiv.org